assign D6 = SIGout ;
assign D7 = SIGout ;
assign D8 = SIGout ;
reg[31:0] prnReg ;
reg SIGout ;
always @(posedge clk_A) begin
  prnReg <= prnReg << 1;
  prnReg[0] <= ( ~ (prnReg[27] ^ prnReg[30]) ) | resetPulse ;
  SIGout<= prnReg[0] ;
  end
